PDN Decoupling Planner
Dimensiona la rete di decoupling di un rail di alimentazione: dall'impedenza target Zt = ΔV/ΔI ricava la capacità bulk e il numero di condensatori HF da mettere in parallelo per tenere l'impedenza sotto il target fino a fmax, e stima dove può comparire il picco di anti-risonanza. Strumento dimostrativo.
Strumento PDN / decoupling planner
1 · Rail e transitorio
Stime ingegneristiche, non un solver SPICE. ESL fissa: 1 nH per cap HF, 2 nH per il bulk. Il numero di cap HF deriva dal limite induttivo N ≥ 2π·fmax·ESL/Zt; il bulk dalla reattanza capacitiva a fmax/10.
Rete consigliata
Come funziona
Cos’è una PDN?
La power distribution network (PDN) è tutto ciò che porta corrente dal regolatore ai pin di alimentazione del chip: piani di rame, via, tracce e condensatori di decoupling. Vista dal carico è un’impedenza Z(f) che varia con la frequenza; a ogni variazione di corrente ΔI cade ΔV = Z·ΔI, il rumore sul rail. Fare decoupling significa tenere Z bassa su tutta la banda.
Cos’è l’impedenza target?
Il criterio classico fissa una soglia: l’impedenza della PDN deve restare sotto un’impedenza target Zt, pari al ripple ammesso diviso la corrente di switching transitoria — Zt = ΔV/ΔI. Più stretto il ripple ammesso o maggiore la corrente di picco, più bassa la Zt da garantire, che finisce facilmente nei milliohm.
Il criterio classico di progetto fissa una soglia: l'impedenza della PDN deve restare sotto un'impedenza target Zt pari al ripple ammesso diviso la corrente di switching transitoria.
Più stretto il ripple ammesso (rail più puliti, core a bassa tensione) o maggiore la corrente di picco, più bassa la Zt da garantire — e Zt finisce facilmente nei milliohm.
Perché servono bulk e condensatori HF?
Nessun condensatore è ideale: oltre la capacità ha un’induttanza parassita serie (ESL) e sopra la sua risonanza si comporta da induttore. Perciò si usa una rete a due fasce: il bulk (µF) copre le basse frequenze, dove 1/(ωC) deve stare sotto Zt; il banco di N condensatori HF (nF) in parallelo divide l’ESL per N, tenendo l’impedenza sotto Zt fino a fmax.
Nessun condensatore è ideale: oltre la capacità ha un'induttanza parassita serie (ESL). Sopra la propria frequenza di risonanza un cap si comporta da induttore e la sua impedenza ricomincia a salire come ωL. Per questo si usa una rete a due fasce:
- Bulk — capacità grande (µF) che copre le basse frequenze, dove la reattanza capacitiva 1/(ωC) deve restare sotto Zt. Package più grande, ESL maggiore: efficace solo finché non risuona.
- Banco HF — molti condensatori piccoli (nF) in parallelo. Alle alte frequenze l\'impedenza del banco è dominata dall\'ESL: mettere N cap in parallelo divide l\'ESL effettiva per N (ESL/N), abbassando ωL sotto Zt.
La condizione di progetto sul banco HF è che la reattanza induttiva residua a fmax resti sotto Zt:
Il bulk si dimensiona invece perché la sua reattanza capacitiva resti sotto Zt a una frequenza bassa (qui una decade sotto fmax), poi si arrotonda alla serie E più vicina:
Cos’è l’anti-risonanza?
Tra il bulk (C grande, ESL maggiore) e il banco HF (C piccola) si forma una risonanza parallelo-serie: a una frequenza intermedia l’impedenza mostra un picco — l’anti-risonanza — proprio dove la vorremmo bassa. È il rischio principale di una rete multi-condensatore; il punto si stima con f ≈ 1/(2π√(L_bulk·C_HF,tot)) e si attenua scegliendo valori intermedi o controllando l’ESR.
Tra il bulk (C grande, ESL maggiore) e il banco HF (C piccola) si forma una risonanza parallelo-serie: a una frequenza intermedia l'induttanza del bulk e la capacità del banco HF risuonano e l'impedenza della PDN mostra un picco — l'anti-risonanza — proprio dove vorremmo che restasse bassa. È il rischio principale di una rete multi-condensatore. Una stima indicativa del punto:
con L_bulk l'ESL del bulk e C_HF,tot la capacità totale del banco HF. È un ordine di grandezza per sapere DOVE guardare, non un valore di simulazione: si attenua il picco scegliendo valori intermedi, controllando l'ESR o spalmando il banco su più valori.
Scelta dei valori
I valori suggeriti sono arrotondati alla serie E12, i più diffusi e a basso costo. Sono un punto di partenza da verificare in simulazione PDN (modello con ESL/ESR reali, plane capacitance del PCB, spread spectrum del carico) prima del layout: target molto bassi (sotto il milliohm) escono dal dominio del solo decoupling e richiedono piani di alimentazione e capacità distribuita del PCB.
Modello a ESL fissa, nessun solver SPICE — vedi i limiti nella wiki.