Condensatori di carico di un quarzo

Un quarzo non oscilla “in aria”: oscilla alla sua frequenza nominale solo quando ai suoi terminali vede una precisa capacità — la capacità di carico CL del datasheet. Quella capacità la fai tu, con due condensatori esterni. Sbagliarli è l’errore più comune e silenzioso del progetto di un clock: l’oscillatore parte lo stesso, ma fuori frequenza. Questo strumento li dimensiona; questa pagina spiega come e perché.

Cos’è la capacità di carico

La capacità di carico (load capacitance, CL) è la capacità che il cristallo deve “sentire” tra i suoi due piedini per risuonare alla frequenza scritta sull’etichetta. È un parametro del quarzo, non un valore libero: un quarzo da 12 pF e uno da 18 pF, a parità di frequenza nominale, richiedono reti di carico diverse. Valori tipici stanno tra 8 e 20 pF.

Quella capacità non è interna al quarzo: la fornisci dall’esterno, con due condensatori (uno per ramo, verso massa) nella tipica topologia Pierce usata da quasi tutti i microcontrollori.

Perché due condensatori, e la formula

I due condensatori esterni C1 e C2 sono, dal punto di vista del quarzo, in serie (il loro nodo comune è la massa AC). A questa serie si aggiunge la capacità parassita di piste e pin. La capacità di carico vista dal quarzo è quindi:

$$C_L=\frac{C_1{C}_2}{C_1+C_2}+C_{\text{stray}}$$

Nel caso usuale di condensatori uguali (C1 = C2 = C) la serie vale C/2, e la formula si semplifica:

$$C_L=\frac{C}{2}+C_{\text{stray}}\Rightarrow C_1=C_2=2(C_L-C_{\text{stray}})$$

Esempio: un quarzo con CL = 12 pF su un layout con C_stray ≈ 3 pF (valore concentrato) richiede C1 = C2 = 2·(12 − 3) = 18 pF. Se ignori la parassita e metti 24 pF “perché 12·2”, la capacità di carico effettiva diventa 24/2 + 3 = 15 pF invece di 12: il quarzo lavora con +3 pF di carico e la frequenza si sposta.

Valori tipici (C_stray ≈ 3 pF concentrati)

La tabella vale solo per quel valore di parassita: cambia il layout (o il package del MCU) e i numeri si spostano. È il motivo per cui non esiste un “cap universale da 22 pF” — il valore giusto dipende dal CL del tuo quarzo e dal tuo PCB.

Come stimare C_stray

La capacità parassita somma due contributi:

• Piste del PCB tra condensatore, quarzo e pin del chip: tienile corte e simmetriche, sotto il quarzo metti un guard ring a massa. Tipicamente 1–3 pF.
• Pin del package (OSC_IN / OSC_OUT): è un dato spesso indicato nel datasheet del MCU come capacità del pin dell’oscillatore. Tipicamente 1–3 pF.

In assenza di dati precisi, una stima di 2–5 pF è ragionevole per un layout curato. Lo strumento ha un campo separato per il contributo del pin del MCU, se vuoi tenerlo distinto da quello del PCB: i due si sommano.

Attenzione: concentrata, non per ramo

C’è un tranello di semantica che vale qualche pF, cioè decine di ppm. Nella formula delle application note C_stray è una parassita concentrata ai capi del quarzo, sommata una volta sola al CL. Una parassita davvero per ramo verso massa — la capacità di una singola pista, quella che si misura o si simula — sta invece in parallelo a C1 e a C2, e allora la serie diventa:

$$\frac{(C+C_b)(C+C_b)}{2(C+C_b)}=\frac{C}{2}+\frac{C_b}{2}$$

cioè contribuisce per metà. Se misuri 3 pF su ciascuna pista e li digiti come C_stray, chiedi al calcolo 3 pF di correzione dove ne servirebbero 1,5: i condensatori risultano più piccoli di 3 pF e il CL effettivo più basso di 1,5 pF, che a 11 ppm/pF sono 16 ppm nella direzione sbagliata. La regola per non sbagliare: nel campo va (accoppiamento pin-a-pin) + (parassita per ramo)/2, e i 2–5 pF tipici delle app note sono già espressi in questa forma.

Quanto costa sbagliare: il pulling, calcolato

Se la capacità di carico effettiva si discosta da CL, la frequenza del quarzo si sposta — il fenomeno si chiama pulling. La sensibilità in ppm/pF è spesso tabulata nel datasheet, ma non serve fidarsi: si ricava dai due parametri del circuito equivalente che ogni datasheet riporta, la capacità statica C₀ (qualche pF, in parallelo al ramo motional) e la capacità motional C_m (qualche femtofarad). La frequenza di risonanza con carico e la sua derivata sono:

$$f_L=f_s\left[1+\frac{C_m}{2(C_0+C_L)}\right]⟹S=\frac{\mathrm{d}f/f}{\mathrm{d}{C}_L}=-\frac{C_m}{2(C_0+C_L{)}^2}$$

Due letture. La prima: la sensibilità sta fra 3 e 45 ppm/pF, quindi un pF di errore costa già più della tolleranza tipica di un quarzo da orologio (±20 ppm). La seconda, meno ovvia: la sensibilità va come 1/(C₀ + CL)², cioè un quarzo a CL basso è molto più nervoso. Fra CL = 8 e CL = 20 pF il fattore è circa 4: lo stesso errore di layout, sullo stesso PCB, sposta la frequenza quattro volte tanto. È il motivo per cui i quarzi a 6–8 pF chiedono un layout molto più disciplinato di quelli a 18–20 pF, e non il contrario come suggerirebbe l’intuizione che «meno capacità = meno problemi».

La gerarchia degli errori

Messi in fila, i contributi all’errore sul CL non hanno affatto lo stesso peso — e quello su cui si tende a ragionare (l’arrotondamento E-series) non è il primo:

Il primo posto va alla stima della parassita, che è anche l’unica voce non misurabile a posteriori senza strumenti. Il che ribalta la priorità pratica: prima si cura il layout (piste corte, simmetriche, guard ring a massa, niente altro sotto il quarzo) e si cerca la capacità di pin sul datasheet del MCU; poi ha senso discutere se prendere il 18 pF o il 20 pF, e solo alla fine se prenderlo al 2 % o al 5 %.

E in tempo, quanto fa

Per un RTC a 32,768 kHz — il caso in cui il pulling si vede a occhio nudo — i ppm si traducono così:

Un solo pF di errore di carico su un quarzo da 11 ppm/pF vale quindi circa un secondo al giorno: un orologio che perde mezzo minuto al mese senza che nulla sia «rotto».

Le conseguenze:

• Timing che deriva. Un RTC che sbaglia di 20 ppm accumula circa 1,7 secondi al giorno. In una UART o in un bus l’errore di clock si somma a quello del baud e può far perdere i frame.
• Compatibilità. Protocolli con tolleranze strette sul clock (USB, Ethernet, CAN) possono uscire dalla finestra ammessa.
• EMC. Un clock fuori frequenza sposta le righe spettrali delle emissioni; in un test di compatibilità elettromagnetica una riga che si muove può cadere dove prima passava, o viceversa. Un oscillatore mal caricato è un modo silenzioso di far fallire una pre-compliance.

Scelta dei valori E-series

I condensatori esistono solo a valori standard (serie E): la E12 ha 12 valori per decade (tolleranza 10%), la E24 ne ha 24 (5%). Il valore ideale calcolato quasi mai coincide con uno standard, quindi si sceglie il più vicino e si verifica l’errore che ne risulta sul CL effettivo. Lo strumento mostra sia il valore E12 sia l’E24 più vicini, e calcola il CL effettivo sull’E24 — la serie più fine, quella che useresti per un cap di precisione.

Un caso vale una nota: CL = 10 pF chiede 14 pF, che non esiste in E24 (fra 13 e 15, equidistante). Il valore scelto è 13 pF e il CL effettivo scende a 9,5 pF, −5 %: la riga peggiore della tabella. Con 15 pF si andrebbe a 10,5 pF, +5 %, simmetrico — e in quel caso la scelta si fa sul segno, non sul modulo, perché è preferibile stare sopra il CL nominale (carico maggiore → frequenza più bassa, margine di oscillazione più comodo) piuttosto che sotto.

Sull’ordine di grandezza, però, l’arrotondamento non è il problema: il peggio della tabella vale 8 ppm, meno della tolleranza del condensatore stesso.

Quando il valore calcolato non serve a niente

C’è una zona in cui la formula dà un numero positivo che non si può usare. Sotto i 4 pF l’incertezza tipica sulla parassita (±1 pF) vale un quarto del valore: il CL effettivo dipende più dal layout che dal componente, e il dimensionamento non si ripete da una scheda all’altra. Lo strumento lo segnala senza nascondere il risultato — non è un limite di specifica, è una soglia di riproducibilità.

La colonna a 6 pF di parassita è la ragione per cui un quarzo con CL = 6 pF va scelto insieme al layout e non dopo: su un PCB mediocre non esiste alcun condensatore che lo faccia lavorare in frequenza.

Limiti

• Il modello assume i due condensatori uguali (C1 = C2), il caso standard del Pierce a quarzo.
• Dimensiona la sola capacità di carico: non valuta il drive level, l’ESR del quarzo, la resistenza negativa dell’oscillatore né il margine di oscillazione — verifiche che richiedono i parametri del cristallo e talvolta una misura. Vale però sapere che le due cose sono legate: i condensatori di carico stanno nel percorso di reazione, quindi alzarli abbassa il guadagno d’anello e stringe il margine di oscillazione, mentre la potenza dissipata nel quarzo cresce col quadrato di CL, P = ESR·(2πf·C_L·V_rms)²:

Con un massimo tipico di 100 µW per un SMD piccolo, la riga da 72,8 µW è già vicina al limite: sovraccaricare un quarzo non lo fa solo andare fuori frequenza, lo invecchia. Il criterio classico sul margine di oscillazione — resistenza negativa dell’oscillatore almeno 5 volte l’ESR massimo del quarzo — va verificato a parte, e su quarzi ad ESR alto (32,768 kHz, tipicamente decine di kΩ) è spesso il vincolo che decide, non il CL.

• Il pulling in ppm non è calcolato dallo strumento, perché richiede C₀ e C_m del quarzo che l’utente dovrebbe inserire: la sezione sulla sensibilità mostra come ricavarlo a mano dal datasheet.
• Il drive level e il margine di oscillazione non sono valutati: sono verifiche sull’amplificatore, non sulla rete di carico.

Riferimenti

• Application note dei produttori — sia i produttori di microcontrollori sia quelli di quarzi pubblicano note applicative sul progetto dell’oscillatore Pierce, sulla scelta della capacità di carico e sul calcolo del margine di oscillazione. Sono il riferimento operativo per il caso reale.
• Strumento correlato — il calcolatore di condensatori di carico mette in pratica questa pagina: inserisci CL e capacità parassite e ottieni i due cap, il valore E-series e l’errore.